▶ 8 PedaçoCPU Essencial
        △Simplificar o conjunto de instruções,8 Pilha de hardware de profundidade de aula
        △ CPU Para um relógio duplo, o sistema pode estar alto no sistema/Alterne entre relógios de baixa frequência
        △Sob o relógio de alta frequênciaFCPU Configurado como2T/4T/8T/16T/32T/64TSob campainha de baixa frequênciaFCPU Fixo2T

▶ Memória do programa
        △ 4K×16 PedaçoFLASH Tipo de memória do programa
        △Leitura de conteúdo da memória do programa através de endereçamento indireto
        △Apoie os registros de queima on -line, pelo menos o número de tempos de escrita1000 Segunda categoria

▶ Memória de dados
        △ 256 byteSRAM Memória de dados universais, suporte de endereço direto, endereçamento indireto e outros métodos de abordagem
        △ 64 byteEEPROM Digite a memória de dados, suporta registros separados e lê e grava de software, pelo menos o número de tempos de escrita10000 Segunda categoria

▶ 3 Formar um comunista18 IndivualI/O
        △ P0（P00~P07）， P1（P10~P17）， P2（P20~P21）
        △ P00/P02 ReusoSCL/SDA Hora de abrir a saída
        △ P1、 P2 Para grande porta atual
        △Todas as portas suportam saída de push -pull, todas construídas -in entrada/A resistência à queda pode ser usada sozinha/Desativar

▶ Sistema de relógio
        △Construído -em alta frequênciaRC Oscilador (16MHz), Pode ser usado como uma fonte de relógio de alta frequência do sistema
        △Construído -em baixa frequênciaRC Oscilador (32KHz), Pode ser usado como uma fonte de relógio de baixa frequência para o sistema

▶ Modo de trabalho do sistema múltiplo
        △Modo de alta velocidade:CPU Corra no relógio de alta frequência, trabalhe com fonte de relógio de baixa frequência
        △Modo de baixa velocidade:CPU Executar em um relógio de baixa frequência, a fonte de relógio de alta frequência é opcional ou funcionando
        △ HOLD modelo1： CPU Pare de correr, de alta frequência do relógio de frequência Trabalho
        △ HOLD modelo2： CPU Pare a operação, pare de trabalhar com fonte de relógio de alta frequência e trabalhe com fonte de relógio de baixa frequência
        △Modo de dormência:CPU Pare de correr, toda a fonte do relógio pare o trabalho

▶ Contador interno de cachorro Ziqi (WDT）
        △O tempo de transbordamento pode ser configurado:64ms/2048ms
        △O modo de trabalho pode ser configurado: sempre aberto, feche e pare em baixo modo de consumo de energia

▶ 4 Cronômetro
        △ 8 Timer de putterT0, Pode alcançar a função de contagem externa
        △ 8 Timer de putterT1, Alcançou o comparadorCP0 A função do editor de diminuição da saída
        △ 8 Timer de putterT2, Pode ser realizado/Contagem externa e alta/Função de medição de largura de pulso plano de baixa potência
        △ 8 Timer de putterT3, apoiarPPG Modo (isto é, suporta um único tempo e ao abrirPPG Re -trigger)

▶ 1 Indivual10 Gerador de pulsoPPG
        △Porta de suportePTRIG Diminuição do nível de entrada Diminuir Edge, ou comparadorCP0 Acionado pelo declínio da saídaPPG Comparador crítico;CP2 Declínio da saída paradaPPG Contando;PPG contar
        △Suportar a função de gatilho anti -heavy, suportar o gatilho para agitar e acionar a função de atraso e gerar interrupção do gatilho
        △ PPG Quando a saída é válida, o nível da porta final é alto/Opções baixas, a porta é alta resistência quando a saída é inválida
        △ PPG RelógioFHIRC de1/2/4/8 Frequência,PPG A maior resolução é0.0625us

▶ 1 Indivual12 Alta precisãoADC
        △ 12 Canal externo da estrada:AN0~AN11； 2 Canal interno:GND、 VDD/4
        △Tensão de referência opcional:VDD, Tensão de referência internaVIR（4V）
        △ ADC relógio:FHIRC de8/16/32/64/128/256/512/1024 Frequência
        △Suporte a calibração zero -ponto ou calibração de entrada externa

▶ 4 Comparador
        △Entrada co -model0V ~（VDD-1.4), Apoie positivo/Modo de auto -eliminação do terminal de entrada negativo (a precisão do ajuste é±2mV）
        △ComparadoresCP0: apenas/O terminal de entrada negativo está conectado e a borda do declínio da saída pode ser acionadaPPG
        △ComparadoresCP1, Positivo16 Tensão base da classe:0.34VDD~0.64VDD/0.0625VIR~0.875VIR, Precisão da divisão1%
        △ComparadoresCP2, Positivo8 Tensão base da classe:0.05VDD~0.70VDD/0.425VIR~0.8VIR, Precisão da divisão1%
        △ComparadoresCP3, Positivo32 Tensão base da classe:0.08VDD~0.70VDD/0.1VIR~0.875VIR, Precisão da divisão1%

▶ 1 Amplificador de portalOPA
        △ Aberto do loop aberto múltiplo60dB
        △Entrada co -model0V ~（VDD-1.4), Apoie positivo/Modo de auto -eliminação do terminal de entrada negativo (a precisão do ajuste é±2mV）
        △Circuito combinado construído, terminais de saída de suporteADC Entrada ou comparadorCP3 Entrada negativa

▶ 1 GrupoIIC Interface de comunicação
        △apoiar7 Escolha -ep Endereço de codificação do modo escravo
        △O maior suporte à taxa de comunicação400Kbps

▶ Interromper
        △Interrupção externa (INT0~INT1）
        △Interrupção do timer (T0~T3）， ADC Interromper,PPG Interrupção de gatilho (PTRIG/CP0), O dispositivo comparativo interrompido (CP1~CP3），LVD Interromper

        △ IIC Interrupção de comunicação

▶ Redefinição de baixa tensãoLVR： 2.3V/2.7V/3.3V/4.1V

▶ Detecção de baixa tensãoLVD： 3.3V/4.2V

▶ Tensão operacional
        △ VLVR27 ~ 5.5V @ Fcpu = 0~8MHz
        △ VLVR23 ~ 5.5V @ Fcpu = 0~4MHz
        △ VLVR23 ~ 5.5V @ Fcpu = 0~32KHz/2

▶ Formal
        △ DIP20/SOP16/DIP16